逻辑表达式的方式：

真值表，逻辑表达式，卡诺图

  • 一个逻辑问题，只有真值表和卡诺图的表示是唯一的，其他表达通常由多种形式。

逻辑表达式的5种常用形式：

  1. 与-或表达式
  2. 与非-与非表达式
  3. 或-与表达式
  4. 或-非-或非表达式
  5. 与或非表达式 表达的形式是由给定的硬件决定的

关于最小项和最大项

  • 最小项：所有变量进行与运算，可以理解为真值表的一行。可以理解为对独立时间的穷举，一共有2n2^n个mim_i（最终描述与或运算）
  • 最大项：所有变量进行或运算，原变量代表0，反变量代表1，一个最大项对应真值表，只有一行结果为0，其他全部为1（最终描述为或与运算）

[!NOTE] mi是如何对应最小项的？ e.g. ABC−>111−>7−>m7ABC->111->7->m_7 A‾BC−>011−>3−>m3\overline A BC->011->3->m_3

最小项表达式: L=A‾BC+AB‾C+ABC‾+ABCL = \overline A BC +A\overline BC +AB\overline C + ABC 标准与-或表达式（最小项之和表达式）

  1. 每个与项都包含所有的变量

函数有n个变量，有2n2^n个最小项

性质：

  1. 输入变量的任何一组取值，只有一个最小项mim_i取1,其他都是0
  2. 任何两个最小项相与，肯定是0

或与表达式：

  1. 每个或项都包含所有变量
  2. 每个变量都以原变量或者反变量的形式出现且只出现一次

两者关系 mi=M‾im_i = \overline M_i

e.g. L‾=m1+m2+m3+m4+m5\overline L = m_1+m_2+m_3+m_4+m_5 L=m1+m2+m3+m4+m5‾=m1‾⋅m2‾⋅m3‾⋅m4‾⋅m5‾L = \overline{m_1+m_2+m_3+m_4+m_5} = \overline{m_1}\cdot\overline{m_2}\cdot\overline{m_3}\cdot\overline{m_4}\cdot\overline{m_5} L=M1M2M3M4M5L = M_1M_2M_3M_4M_5 一个常用的表达式： Z=ΠM(0,1,2,7)=∑m(3,4,5,6)Z = \Pi M(0,1,2,7) = \sum m(3,4,5,6)

逻辑函数的化简

重点关注与或表达式的化简。在与或表达式中，什么是最简？

  1. 与项最少
  2. 与项中变量数最少

化简方式：

  • 消去变量法
  • 吸收变量法
  • 并项法
  • 消去冗余项法
  • 配项法

卡诺图 化简：利用包围圈，将相邻小方块画成大方块

  1. 4* 4卡诺图能够直接数出每个各自的序号
  2. mim_i从0索引开始 每个包围圈至少有一个没有被其他包围圈包围过的方格

具有约束条件的逻辑函数化简 表示方法： 方法1:令约束项的或等于0 方法2:d()

在卡诺图中，约束项代表的方块用X表示 约束项可以当作1,也可以当作0（充分利用）。

约束项代表这些输入组合在实际情况中永远不会出现，我们不关心这些输入组合的输出结果，因此可以充分利用，来实现最优的化简。

如何根据逻辑门选择表达式 目标是与非门：首先化简成与或形式，然后如下操作：Z=AB+CD=AB+CD‾‾=A⋅B‾⋅C⋅D‾‾Z = AB+CD = \overline{\overline{AB+CD}} = \overline{\overline{A\cdot B} \cdot\overline{C\cdot D}} 目标是或非门：首先化简成或与形式，然后如下操作：Z=(A+B)(C+D)=(A+B)(C+D)‾‾=A+B‾+C+D‾‾Z = (A+B)(C+D) = \overline{\overline{(A+B)(C+D)}}=\overline{\overline{A+B}+\overline{C+D}} 目标是与或非门：先求反函数的与或最简形式，然后取反就可以得到：Z‾=AB+CD\overline Z = AB+CD Z=AB+CD‾Z=\overline{AB+CD}

卡诺图求最简或与表达式 圈出所有为0的方块，先或再与，（变量记得取反） 总结步骤：

  1. 圈0
  2. 将每一个方块写成独立变量的或形式，每个变量记得取反
  3. 将方块相乘，形成或与表达式

集成逻辑门电路

主要内容：

  • 典型TTL电路
  • 典型CMOS电路
  • 集成门电路的特性和参数

TTL逻辑门电路

Transistor Transistor Logic，电路由三极管组成的逻辑门电路

  1. TTL输入端悬空相当于接高电平
  2. TTL输入端接电阻（然后接地）相当于接“低电平”
  3. TTL输入端接大阻值电阻相当于接“高电平”

TTL物理结构和工作原理

TTL与非门

工作原理分析： 这个电路的核心原理在于T1和T2基极对电流的竞争，在T1处，电流既可以向左流，也可以向右流。 我在分析模拟电路的时候，也喜欢使用数字信号的思维，我在分析过程中默认，如果b（基极）的信号和e（发射极）同号，和c（集电极）异号。

  1. 当输入端至少有一个低电平：此时T1管的发射结导通，电流全部从左侧流走。这导致很少的电流流向T2,使得T2处于截止状态，于是T3截止，T4导通，整体输出处于高电平的状态，根据计算，输出电压为3.6 V
  2. 当输出全部为高电平：T1发射结处于倒置的状态，电流流向T2. T2处于导通状态，因此T4截止，T3导通，所以输出电压为0.3 V

低电平：0.3 V 高电平：3.6 V

TTL的三种输出结构：

  1. 推拉式（Totem pole）：门电路的输出不能并联（否则会形成电源->地的电流通路）
  2. 集电极开路结构（OC)省去上拉三极管，改成外界上拉电阻，输出高电平为Vcc1V_{cc1},而不是3.6V
  3. OC门：实现线与功能（通过连线实现与运算、实现逻辑电平转换、上联串联二极管实现电平指示）（带一个菱形符号）
  4. 三态门：除了0、1,还有高阻态（增加了使能控制端、可以让高电平有效，也可以让低电平有效）

重新整理： A. 推挽输出：上下各接一个晶体管驱动。缺点：当两个逻辑门并联时，如果一个逻辑门置1,一个逻辑门置0,会导致电流直接通过门1的上拉三极管和门2的下拉二极管直接流向地面，产生大量电流，甚至导致电路烧毁。 B. 开漏输出：如果我们将TTL上拉的三极管去掉，换成多个TTL公用的外部上拉电阻，不仅可以避免上述问题，还可以实现线与的逻辑。 对于这两种输出方式的阐述，有一个很好的视频：

https://www.bilibili.com/video/BV1D84y1c7GV/?spm_id_from=333.337.search-card.all.click&vd_source=75401234157559b82d5196913706d9c3

开漏输出也被称为集电极开路结构，在逻辑门上有一个菱形的标识。 C.三态门：可以实现0,1和高阻态。比正常的逻辑门多了一个使能输入端EN‾\overline{EN}.在标识上，三态门会有一个倒三角的符号。当使能控制端EN‾=1\overline{EN}=1输出处于高阻态。 在图中，如果使能端有小圆圈，则输入为0使能，如果没有，则输入为1使能。

三态门的常见应用：

  1. 分时传送信号的总线结构
  2. 两个三态门和一个非门构成信号的双向传输

CMOS集成逻辑门电路

主要产品：与非门、或非门、非门、传输门

**三态门：EN‾\overline {EN}

EN‾=0\overline {EN} = 0三态门使能，AL实现反向输出 EN‾=1\overline{EN}=1无论A=0,1,输出相当于悬空、为高阻态

注：TTL的电路原理没有搞懂，复习的时候注意

集成逻辑门的外部特性

静态原则

VNL=VILmax−VOLmaxV_{NL} = V_{ILmax}-V_{OLmax} VNH=VOHmin−VIHminV_{NH} = V_{OHmin}-V_{IHmin}

TTL的外部特性 扇出系数： NOL=floor(IOLmaxIIL)N_{OL} = floor(\frac{I_{OLmax}}{I_{IL}}) NOH=floor(IOHmaxIIH)N_{OH} = floor(\frac{I_{OHmax}}{I_{IH}})

输入电流和输出电流的关系：输出>输入（为了保证有效驱动） 重要的大小关系：低电平输入电流是高电平输入电流的几百倍，输出电流也是低电平大，但是扇出系数一般高电平大

门电路使用注意事项

  • CMOS输入端不允许悬空
  • TTL驱动CMOS接上拉电阻或者电平偏移门
  • CMOS驱动TTL采用CMOS驱动器或者同向电流放大器