三态门的典型应用

  1. 信号的双向传输：两个相反的三态门，使用控制端+非门控制
  2. 总线连接：在某一时刻，只有一个信号可以接入

e.g.

  1. Z = A
  2. Z=A⊕1=A‾Z = A\oplus 1=\overline A
  3. B=0,Z=1⋅1‾=0B =0,Z = \overline{1\cdot1}=0 B=1,Z=CB=1,Z=C Z=B‾CZ = \overline{B}C

CMOS集成逻辑门

  • CMOS非门
  • CMOS与非门

CMOS输入端不允许悬空 CMOS的输出结构：推拉式、漏极开路（OD）、三态门、传输门结构

e.g. B=0:z=　‾ＡB=0:z = \overline　Ａ B=1:z=AB = 1:z = A Z=AB+A‾⋅B‾=A⊙BZ = AB+\overline A \cdot \overline B=A\odot B Z=ABZ = AB

集成门电路的特性和参数

电平规范 TTL:

  • 典型：低0.3 V高3.6 V
  • 输出：低0-0.4 V 高2.4-5 V（VOL,VOH）
  • 输入：低0-0.8 V 高2.0-5 V (VIL,VIH)

输出要求比输入高 噪声容限：

  • 低电平噪声容限：VNL=VIL(max)−VOL(max)V_{NL}=V_{IL(max)}-V_{OL(max)}

  • 高电平噪声容限：VNH=VOH(max)−VIH(max)V_{NH}=V_{OH(max)}-V_{IH(max)}

  • TTL : IOL>>IOHI_{OL}>>I_{OH}

门电路的使用事项：

  • 与非门，多余输入端接1
  • 或非门，多余输入端接0
  • TTL虽然悬空相当于高电平，但是容易引入干扰（数据端0k,控制端不允许悬空）
  • CMOS输入不允许悬空
  • 门电路有传输延迟，高频情况影响输出结果
  • 如果有多种类型的门电路，需要考虑电路驱动能力的配合（电流、电平）

上一章：[Lecture 2](大二下/数字电路/Lecture 2) 下一章：[Lecture 4](大二下/数字电路/Lecture 4)